About: Manipulation et adressage grand échelle de nanofils semiconducteurs pour la réalisation de nanosystèmes innovants   Goto Sponge  NotDistinct  Permalink

An Entity of Type : rdac:C10001, within Data Space : data.idref.fr associated with source document(s)

AttributesValues
type
Thesis advisor
Author
alternative label
  • Large-scale assembly of semiconducting nanowires through capillary-assisted dielectrophoresis to realize innovative nanosystems
dc:subject
  • Thèses et écrits académiques
  • Nanoélectronique
  • Nanofils
  • Diélectrophorèse
  • Adressage
  • Assemblage grande échelle
preferred label
  • Manipulation et adressage grand échelle de nanofils semiconducteurs pour la réalisation de nanosystèmes innovants
Language
Subject
dc:title
  • Manipulation et adressage grand échelle de nanofils semiconducteurs pour la réalisation de nanosystèmes innovants
Degree granting institution
note
  • Nanowires constitute the potential building blocks for the emergence of new architectures in nanoelectronics and sensors applications as they exhibit different material properties from their corresponding bulk structures. Manipulating nanowires to locate them at a desired position is therefore a crucial issue in view of developing large scale nanosystems. The technique reported in this thesis combines dielectrophoresis phenomenon and capillary assembly to successfully align hundreds of single nanowires at specific locations on a wafer in a more straightforward and affordable procedure than what's proposed at the state of the art. A non-uniform electric-field applied between interdigitated electrodes induces a polarization on dielectric particles such as nanowires. The resulting force (DEP force) makes the nanowires able to move in the solution while the capillary assembly ensures both a convective flux of nanowires towards the alignment sites and the final orientation of the nanowires in the axis of the electrodes as the solvent dries. This protocol has been designed on a 6-inches wafer and thus is scalable very easily. It is efficient for single-level alignment but also for creating dense parallel arrays of nanowires if required. High-level level integration can be achieved by combining two steps of alignment with two different materials as silicon and InAs. This assembly technique is versatile as DEP electrodes can be implemented on various substrates such as flexible substrates or directly integrated in the back-end of circuits. It also offers independent post-processing processes which are completely uncorrelated from the alignment step as the underneath DEP electrodes are isolated from the surface by a planarized dielectric layer. Once the nanostructures are aligned, specific contact studies and electrical characterization can be performed as the previous steps for innovative devices. The electrical contact on a nanowire is examined in order to distinguish the contact resistance from the nanowire resistance. Finally, as a proof of concept, we developed 2 applications based on semiconducting nanowires : transistors and gaz sensing devices. This work appears as a real step towards nanowires integration and opens new outlooks to promising applications.
  • Le domaine de la microélectronique connaît aujourd'hui un tournant technologique majeur avec l'essor de structures nanométriques, les nanofils semiconducteurs. Ces nanofils peuvent être synthétisés \"atome par atome\" par une approche dite ascendante (ou Bottom-Up) qui présente un fort potentiel industriel grâce notamment à sa simplicité de mise en œuvre et au faible coût engendré si l'on compare à des procédés standards de structuration de la matière par voie descendante (ou Top-Down). Dans cette optique, une question d'importance se pose : comment manipuler ces nanostructures et les arranger de façon à créer un dispositif fonctionnel ? Nous avons développé dans ces travaux de thèse un procédé inédit d'adressage à grande échelle couplant le phénomène d'attraction dû à la diélectrophorèse et l'assemblage capillaire. Les nanofils vont en effet pouvoir se polariser s'ils sont soumis à un champ électrique, être attirés dans les zones de champ fort prédéfinies, et enfin l'assemblage capillaire nous assure un alignement supplémentaire ainsi qu'un contrôle précis du séchage du liquide dans lequel sont suspendus les nanofils. Cette approche est d'autant plus intéressante qu'elle s'adapte à différents matériaux, comme le silicium ou l'arséniure d'indium, candidats prometteurs pour l'électronique de demain. Enfin, nous mettrons à profit la méthode d'alignement développée pour intégrer des nanofils dans des dispositifs fonctionnels. Nous analysons dans un premier temps le problème de l'adressage électrique des nanofils qui diffère de celui du matériau massif. Nous présentons une méthode permettant de différencier l'influence de la résistance de contact de celle du nanofil lui-même. Ces études matériaux sont capitales pour permettre l'intégration à grande échelle des nanofils dans des dispositifs microélectroniques. S'ensuit la première démonstration de l'implémentation de transistors à nanofils. La dernière application démontrée exploite le grand rapport surface sur volume des nanofils pour mettre en œuvre des capteurs, tout d'abord de luminosité, puis d'humidité et enfin de gaz. Les nanofils semiconducteurs présentent en effet la potentialité d'une forte sensibilité en détection, car la déplétion ou l'accumulation des porteurs de charge causées par les changements d'états de surface peut affecter les propriétés électroniques de ces nanofils. Ces protoypes de dispositifs fonctionnels sont une synthèse des travaux menés au cours de ces travaux de thèse et illustrent toutes les possibilités offertes par cette méthode d'intégration de nanofils semiconducteurs.
dc:type
  • Text
http://iflastandar...bd/elements/P1001
rdaw:P10219
  • 2013
has content type
is primary topic of
is rdam:P30135 of
Faceted Search & Find service v1.13.91 as of Aug 16 2018


Alternative Linked Data Documents: ODE     Content Formats:       RDF       ODATA       Microdata      About   
This material is Open Knowledge   W3C Semantic Web Technology [RDF Data]
OpenLink Virtuoso version 07.20.3229 as of May 14 2019, on Linux (x86_64-pc-linux-gnu), Single-Server Edition (70 GB total memory)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2024 OpenLink Software