This HTML5 document contains 32 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

PrefixNamespace IRI
marcrelhttp://id.loc.gov/vocabulary/relators/
dctermshttp://purl.org/dc/terms/
n10http://www.idref.fr/035351772/
n7http://www.idref.fr/115059601/
n18http://www.idref.fr/027253139/
n25http://www.idref.fr/030972930/
dchttp://purl.org/dc/elements/1.1/
rdauhttp://rdaregistry.info/Elements/u/
n4http://www.idref.fr/112999050/
skoshttp://www.w3.org/2004/02/skos/core#
n24http://www.idref.fr/027223221/
n19http://www.idref.fr/026404184/
n14http://lexvo.org/id/iso639-3/
n20http://www.idref.fr/035581069/
n17http://www.idref.fr/027794725/
n16http://iflastandards.info/ns/isbd/terms/contentform/
rdachttp://rdaregistry.info/Elements/c/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
frbrhttp://purl.org/vocab/frbr/core#
n15http://iflastandards.info/ns/isbd/elements/
n12http://rdaregistry.info/termList/RDAContentType/
n22http://www.idref.fr/02787656X/
rdawhttp://rdaregistry.info/Elements/w/
xsdhhttp://www.w3.org/2001/XMLSchema#
n5http://www.idref.fr/033217521/
n2http://www.idref.fr/247862932/
Subject Item
n2:id
rdf:type
rdac:C10001 frbr:Work
marcrel:ths
n25:id
marcrel:aut
n7:id
skos:altLabel
Unified modelling of repetitive aspects in software/hardware codesign of high performance systems on chip
dc:subject
Ingénierie dirigée par les modèles Processeurs à hautes performances Métamodèles Thèses et écrits académiques Systèmes embarqués (informatique) -- Conception et construction Parallélisme (informatique) UML (informatique) Circuits intégrés -- Conception et construction Systèmes sur puce
skos:prefLabel
Modélisation unifiée des aspects répétitifs dans la conception conjointe logicielle/matérielle des systèmes sur puce à hautes performances
dcterms:language
n14:eng n14:fra
dcterms:subject
n4:id n5:id n10:id n17:id n18:id n20:id n22:id n24:id
dc:title
Modélisation unifiée des aspects répétitifs dans la conception conjointe logicielle/matérielle des systèmes sur puce à hautes performances
marcrel:dgg
n19:id
skos:note
Des contrôleurs embarqués d'autrefois aux systèmes sur puce multiprocesseurs actuels, il existe un saut de complexité que les outils d'aide à la conception n'arrivent pas à franchir. Les concepteurs ne disposent pas d'outil leur permettant d'exploiter à un coût raisonnable les transistors potentiellement mis à leur disposition. Pour tenter de résoudre ce problème, le flot de conception Gaspard propose des solutions originales: une approche orientée modèle pour gérer la complexité du flot, et une orientation vers les systèmes multiprocesseurs réguliers Intégrée dans ce flot, cette thèse propose une contribution à deux niveaux: définition d'une syntaxe abstraite sous forme de métamodèles exprimés en MOF (infrastructure pour la mise en œuvre du flot), et définition d'une syntaxe concrète sous la forme d'un profil UML. L'objectif principal est de définir des mécanismes communs pour exprimer la régularité et le parallélisme des systèmes, tant au niveau applicatif qu'au niveau matériel.
dc:type
Text
n15:P1001
n16:T1009
rdaw:P10219
2005
rdau:P60049
n12:1020