| Attributes | Values |
|---|
| type
| |
| Thesis advisor
| |
| Author
| |
| alternative label
| - Contribution to the modeling and parameter extraction of threshold voltage, series resistance and length reduction of submicronic mos transistors
|
| dc:subject
| - Longueur
- Electronique
- Thèses et écrits académiques
- Modeling
- Simulation
- Computer aided design
- Theoretical study
- Sciences appliquees
- Cd
- Modelisation
- Etude theorique
- Parameter extraction
- Circuit integre
- Integrated circuit
- Mos transistor
- Transistor mos
- Circuit numerique
- Conception assistee
- Digital circuit
- Caracteristique electrique
- Electrical characteristic
- Effet dimensionnel
- Size effect
- Extraction parametre
- Length
- Resistance serie
- Series resistance
- Seuil tension
- Voltage threshold
- Canal transistor
- Transistor channel
- Profil dopage
- Doping profile
- Drain faiblement dope
- Lightly doped drain
- Longueur effective
|
| preferred label
| - Contribution à la modélisation et à l'extraction des paramètres de tension de seuil, de résistance série et de réduction de longueur dans les transistors MOS submicroniques
|
| Language
| |
| Subject
| |
| dc:title
| - Contribution à la modélisation et à l'extraction des paramètres de tension de seuil, de résistance série et de réduction de longueur dans les transistors MOS submicroniques
|
| Degree granting institution
| |
| note
| - La conception des circuits integres a l'aide de simulateurs de type spice, necessite l'elaboration de modeles physiques, precis et simples. Pour cela, une bonne comprehension du comportement des dispositifs est indispensable. Par ailleurs la reduction constante des dimensions de ces dispositifs entraine l'apparition de nouveaux phenomenes physiques qu'il est primordial d'isoler et de caracteriser d'un point de vue experimental, afin d'en faire une modelisation aussi proche que possible de la realite. C'est dans ce cadre de recherche que s'inscrit ce memoire. Les dispositifs etudies ici sont les transistors metal oxyde semiconducteur, largement utilises dans les circuits integres de type numerique. Les modeles et les procedures d'extraction directes developpes sont appliques sur un large panel de technologies allant de 1.2 m a 0.1 m. Apres un bref rappel du fonctionnement des transistors mos et des problemes technologiques et de modelisation lies aux dimensions reduites des dispositifs (chapitre 1), trois parametres fondamentaux sont traites: la tension de seuil, la resistance serie et la longueur de canal effective. Dans le chapitre 2, la modelisation de la tension de seuil et l'extraction des profils de dopage transverses sur les transistors a canaux longs sont abordes. Le chapitre 3 est ensuite consacre a la modelisation de la tension de seuil et a l'extraction des profils de dopage lateraux dans les transistors a canaux courts. Dans cette partie, sont notamment decorreles l'effet canal court classique associe au partage de charge et l'effet canal court inverse relatif a une non homogeneite des profils de dopage lateraux. Enfin, le chapitre 4 est dedie a l'etude de la resistance serie et de la longueur de canal effective. En particulier, l'evolution de ces deux parametres avec la polarisation de grille, ainsi que sa modelisation, sont traites dans le cas de transistors ayant des regions source et drain a zone faiblement dopees (ldd)
|
| dc:type
| |
| http://iflastandar...bd/elements/P1001
| |
| rdaw:P10219
| |
| has content type
| |
| is primary topic
of | |
| is rdam:P30135
of | |
![[RDF Data]](/fct/images/sw-rdf-blue.png)
